Асинхронный CPU

Postby fk0 » 06 Jul 2010, 10:17

http://www.hanssummers.com/ttlcpu.html

Можно ли, потенциально, сделать подобное на FPGA?
* Origin: зип файл! (2:5030/1559)
User avatar
fk0
 
Posts: 1522
Joined: 07 Apr 2007, 01:08
Group: Registered users

Postby deathsoft » 06 Jul 2010, 10:42

На заводе "Светлана" делали асинхронные процессоры. Закончилось все фэйлом. (асинхронные процы склонны к зависаниям, и состояние зависания у них никак не обнаружить, клока то и вочдога нету, проц просто остается в состоянии "занят" бесконечно долгое время)
User avatar
deathsoft
 
Posts: 4635
Joined: 07 Apr 2007, 00:58
Group: Registered users

Postby lvd » 06 Jul 2010, 14:11

Ну он асинхронный, но на самом деле не совсем.
То есть времянки выполнения операций замеряются по дублирующей цепи задержки (это если совсем грубо). Т.е. вот есть скажем аддер, а рядом цепь задержки. Или же используются хитрые форматы данных, включающие в себя бит валидности. Когда бит дойдёт до конца, то типа, операция закончена.

Думаю, что в фпга возможно, но оч. геморно, именно из-за того, что фпга со своими квартусами рассчитана именно на синхронности, асинхронности вместе с задержками будет очень сложно впихнуть и соблясти тайменки.
F̞͖̭̿̔ͯu̐̅cͬ̑ͩk̨̤̳͇̮̭̪̠̽̿̓̆ͭͩ ̷̩̰͎̩͓̘̾̀ͬ̊ͭ͛ͅda̝̺͙̬͎̝̾͟ ̰̜̝̯͉̯̖̓̎́ͨ̽ͫ͟f̟͇̭̀ͬͨͭ̐̚u̹̼̹̗̞͑̔͂͐̚cͭ̅̊̆̒̆ǩ̝̩̯́ͥ̔̍̑ḭ͓͍̳̬ͦ̽͂n͍͎͈̈̅ͩͬ ̊ͫ̂̾̑̈́f̲͚͉͓͗̋́ͧͦ̅ȗ͇̲̻͈̲̅̎͗͒ͭ͡c̬̟̠̹̯̈́ͩ͘ͅk̫̠̻̋͜a̲͒̾̇!͙͕̺͉̗̩̲̂̏̄̀
User avatar
lvd
 
Posts: 7158
Joined: 07 Apr 2007, 21:28
Group: Registered users

Postby KOE » 06 Jul 2010, 20:57

и универсальный проект на vhdl/verilog, который можно будет портировать на разные фпги сделать не получится, под каждую придется ручками затачивать и обезглючивать.
Мы рождены, чтоб сказку сделать былью
"Кто не обломался, тем еще предстоит"
User avatar
KOE
 
Posts: 4630
Joined: 15 Apr 2007, 13:06
Group: Registered users

Postby lvd » 06 Jul 2010, 21:28

Те, кто делали реальные процы (амулет тот же), юзали спец.софт для синтеза и отладинга.
F̞͖̭̿̔ͯu̐̅cͬ̑ͩk̨̤̳͇̮̭̪̠̽̿̓̆ͭͩ ̷̩̰͎̩͓̘̾̀ͬ̊ͭ͛ͅda̝̺͙̬͎̝̾͟ ̰̜̝̯͉̯̖̓̎́ͨ̽ͫ͟f̟͇̭̀ͬͨͭ̐̚u̹̼̹̗̞͑̔͂͐̚cͭ̅̊̆̒̆ǩ̝̩̯́ͥ̔̍̑ḭ͓͍̳̬ͦ̽͂n͍͎͈̈̅ͩͬ ̊ͫ̂̾̑̈́f̲͚͉͓͗̋́ͧͦ̅ȗ͇̲̻͈̲̅̎͗͒ͭ͡c̬̟̠̹̯̈́ͩ͘ͅk̫̠̻̋͜a̲͒̾̇!͙͕̺͉̗̩̲̂̏̄̀
User avatar
lvd
 
Posts: 7158
Joined: 07 Apr 2007, 21:28
Group: Registered users

Postby deathsoft » 06 Jul 2010, 22:06

Сделать можно и на фпга, сделайте клок высокочастотный и будет вам эмуляция асинхронщины, при частоте стремящейся к бесконечности будет полностью асинхронный режим.
User avatar
deathsoft
 
Posts: 4635
Joined: 07 Apr 2007, 00:58
Group: Registered users

Postby alone » 17 Oct 2013, 09:53

Как в рамках решения данной задачи на ПЛИС формировать бит валидности, чтобы он появился гарантированно после устаканивания данных?
User avatar
alone
 
Posts: 152
Joined: 04 Jun 2007, 20:04
Group: Registered users

Postby lvd » 17 Oct 2013, 17:22

Никак. Плисы не умеют этого, а точнее софты не умеют. А без софтов плиса -- чорный ящик, место которому в помойке.
Щяс асинхронщена теряет актуальность понемногу, так как раньше жрало клокание всего, а щяс жрёт всё больше и больше токи утечки через затворы толщиной 1 атом и т.д. И щяс тренд -- всё что не нужно, отключать питаловым, тут уж похуй на асинхронность.
F̞͖̭̿̔ͯu̐̅cͬ̑ͩk̨̤̳͇̮̭̪̠̽̿̓̆ͭͩ ̷̩̰͎̩͓̘̾̀ͬ̊ͭ͛ͅda̝̺͙̬͎̝̾͟ ̰̜̝̯͉̯̖̓̎́ͨ̽ͫ͟f̟͇̭̀ͬͨͭ̐̚u̹̼̹̗̞͑̔͂͐̚cͭ̅̊̆̒̆ǩ̝̩̯́ͥ̔̍̑ḭ͓͍̳̬ͦ̽͂n͍͎͈̈̅ͩͬ ̊ͫ̂̾̑̈́f̲͚͉͓͗̋́ͧͦ̅ȗ͇̲̻͈̲̅̎͗͒ͭ͡c̬̟̠̹̯̈́ͩ͘ͅk̫̠̻̋͜a̲͒̾̇!͙͕̺͉̗̩̲̂̏̄̀
User avatar
lvd
 
Posts: 7158
Joined: 07 Apr 2007, 21:28
Group: Registered users


Return to ZX Spectrum

Who is online

Users browsing this forum: No registered users and 2 guests

cron