Page 4 of 5

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 10 Nov 2013, 23:20
by deathsoft
У микросхем памяти /OE соединен через инвертер с /WE?

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 11 Nov 2013, 15:57
by solegstar
изначально /OE микросхем памяти был подключен к GND, потом я подключил его к /OE0, и соотв. вторую микросхему памяти к /OE1. Разницы никакой. Можно было свободно оставлять вход /OE обоих микросхем подключенным к GND, т.к. при операции "запись" они (выходы) и так переходят в Z-состояние.

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 11 Nov 2013, 16:23
by solegstar
deathsoft wrote:У меня стоят 2 АП6, для старших разрядов O15..O8 стоит D102, на вход /DIR подан 0, на /OE подан /WE1, на шину A поданы O15..O8, на шину B поданы D7..D0. Для младших разрядов стоит D87, на /DIR подано 5В, на /OE надано /WE0, шина A - D7..D0, шина B O7..O0. На микросхемы ОЗУ сигналы /WE0(1) подаются кроме /WE еще через инвертер на /OE. D87 и D102 уже есть на плате, это АП6 для контроллера клавиатуры на mcs51 (он нах не нужен использовалась механическая клава), и какойто параллельный порт (тоже был нах не нужен).

P.S. Если из описания совсем не понятно, могу отсканить листок с картинками (типа структурной схемы).


из описания всё получается как у меня. только вместо ир22, ты используешь ап6. ну и управление /oe чипов памяти, что впринципе было не обязательно.

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 11 Nov 2013, 17:06
by solegstar
кстати, а че форум zx-evo, как ты пишешь - zx-evo only??? есть отдельный раздел про АТМ, тема о подключении ATM-SIMM - всё логичнее там писать в теме, чем здесь в теме о схемах simm72... Ладно, продолжим. Почитал книженцию про микросхемы ОЗУ, на которую ты мне кидал ссылку на форуме zx-evo, увидел нормальные осцилограммы, как и в даташите на чип памяти. Всё так же должно быть - выставляется адрес строки, приходит RAS. потом устанавливается бит данных и адрес столбца, приходит WE, и за ним CAS, всё логично и правильно. я нигде не увидел упоминания, что микросхеме памяти пофигу, что WE приходит перед RAS... и да, попробую седня вместо /OE1 завести на второй чип /OEF, думаю нифига не поменяется, будут такие же полоски, разве что появится порт FF... еще попробую через инвертор пропустить WE и отдельным экспериментом задержать его на ЛЛ1, чтоб WE было после RAS.

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 11 Nov 2013, 18:45
by lvd
solegstar wrote:кстати, а че форум zx-evo, как ты пишешь - zx-evo only???

Нет, это трупософт -- длкорп онлы :-D

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 11 Nov 2013, 19:04
by deathsoft
solegstar wrote:ну и управление /oe чипов памяти, что впринципе было не обязательно.

Смотри таблицу истинности (стр. 3) в твоем же pdf, если на /OE всегда 0, то это режим early write, а в моем случае, когда /WE=0, /OE=1 режим delayed write, возможно по этому у тебя и не работает.

Кстати, еще одно отличие, у тебя память FPM, а у меня была EDO с запоминанием последнего считанного значения (но это по идее ни на что влиять не должно). Типа вот такой vg2618165 (в аттаче датошит, там же есть и структурная схема).

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 19 Nov 2013, 01:46
by solegstar
Всё зашибительски получилось с типом памяти EDO на двух чипах. отписался тут - https://forum.nedopc.com/viewtopic.php? ... 727#p26727

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 19 Nov 2013, 19:45
by deathsoft
solegstar wrote:Всё зашибительски получилось с типом памяти EDO на двух чипах.

Видимо в этом и была разница, у меня сразу была память EDO.

Так ты в результате микросхемы с сима отпаял? Или целиком весь сим ставил? Самое простое - развести на новой плате места под soj и паять микросхемы сразу на плату (ну либо панельки под них) и ру7 будет нах не нужен.

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 20 Nov 2013, 02:18
by solegstar
deathsoft, я, когда экспериментировал с такой же схемой на Профи 5 (чуть выше в треде было), то мне попался такой вот симм72 с 4шт. чипами EDO hyb5118165bsj-60, сделал отдельно плату -
Memory_module_16bit.jpg

Поставил отдельно буферы ир22 и понеслось. Для Профи мне понадобилось еще сделать объединение WE из 4х для 2х чипов на ЛИ1, в АТМке этого делать не надо, как оказалось. Вобщем реально плату развести как для Профи, так и для АТМ по замене всех РУшек без порезов платы, чисто в панельки памяти вообще без проблем. Теперь дело за zorel`om, это на его плате я экспериментировал. Насчет FPM - вопрос открыт, т.к. возможно были битые сами микросхемы. Ведь в режим FPM или EDO чипы никто не включал...

Re: jedec simm-72 (схемы организации simm-72)

PostPosted: 20 Nov 2013, 22:41
by deathsoft
solegstar wrote:Вобщем реально плату развести как для Профи, так и для АТМ по замене всех РУшек без порезов платы, чисто в панельки памяти вообще без проблем.

А како в этом смысл, если zorel разводит новую плату под ATM, там можно сразу развести под soj. Вместо РУ7 на старые платы 2 сожа можно и на мгтф впаять, вместо буферов использовать ненужные АП6 прямо с платы, как это сделал я.