dlcorp.nedopc.com (ZX-Форум) (21+, запрещено для детей)

lvd wrote:Пикад - говно, ибо не умеет нетлист из пцб в сцх импортить, в результате оптимальное раскидывание ног по ПЛМе превращаецо в издевательство.

Все он умеет - кури доку на предмет ECO (обмен данными в обе стороны и из схемы в pcb и наоборот из pcb в схему). Проверял лично, еще на п-кад 2000 сто лет назад.

Вадир, у меня получилось делать автоматическую оптимизацию выводов у ПЛИС. Делается просто. В библиотеке у всех однотипных выводов (которые можно менять) ставишь атрибут Pin Eq (любое число, не ноль и не пустая клетка). Число обозначает группу идентичных выводов. Т.е. если у тебя несколько групп (например, микросхема памяти, у которой разряды шин адреса и данных можно менять от балды), то каждой группе пишешь свою цифру (например, 1 для разрядов шины адреса, 2 - для шигы данных). 0 или пусая клетка обозначает, что данный вывод не относится ни к какой из групп эквивалентных выводов. Если нужно менять эквивалентные вентили (например, логика 74-й серии), то делаешь то же самое, но меняешь атрибут Gate Eq. И все. На схеме выводы подключаешь от балды. Потом в PCB делаешь оптимизацию соединений (Utils -> Optimize Nets), и ставишь галочку Pin swap (или Gate swap для оптимизации эквивалентных вентилей). Перед этим обязательно нужно включить запись EQOs. После оптимизации импортируешь полученный EQO в Schematic и на схеме все автоматически становится так, как на плате после оптимизации.

----

Попробовал на одном из своих проектов сравнить результаты автоматической оптимизации выводов с тем, что я сделал вручную. Вручную получше оказалось, но автооптимизация тоже весьма неплохие результаты дает. Особенно если учесть, что вручную я сотню выводов FPGA пол-дня подключал.