dlcorp.nedopc.com (ZX-Форум) (21+, запрещено для детей)

Вот схема и результаты моделирования. На временн́́о́й диаграмме четко видно, что пиксели всегда читаются до атрибутов, хотя фазовые соотношения сигналов меняются, но случая когда атрибуты читаются перед пикселями никогда нету. Можно сделать более детальное моделирование, где будет работать реальная программа а не rst 38. Если процессор к памяти не обращается, то сигналы C17 и C18 распределены равномерно и их фазовые соотношения не меняются.

на первый взгляд, у тебя обращения к памяти четко выровненны, видимо поэтому два смещения происходит, они друг друга компенсируют и порядок не меняется

zxmak wrote:на первый взгляд, у тебя обращения к памяти четко выровненны

Ну скажи какую последовательность команд подать на процессор, чтобы была перестановка пискселей и атрибутов, я могу на процессор любые команды подать, подключив пзу вместо озу.

Я вот просто по схеме вижу, что если DIS=0, то RAS на выход не пройдет и никаких стробов записи в кэш регистры не будет (DD9.1 можно объединить с DD7.2, будет просто И-НЕ на 4 входа). При DIS=0 на выходах C17, C18 всегда будет 1, независимо ни от каких других сигналов, а запись в ИР23 происходит только по перепаду 0->1.

может ты и прав, нужно разбираться со схемой

zxmak wrote:может ты и прав, нужно разбираться со схемой

Я могу vhdl модели выложить сюда, чтобы не делать одно и тоже по 10 раз, сможешь сам в любом симуляторе промоделировать.