Разводка офигенно громоздких плат (Автороутер выбираем)

[jdigreze]

Скажите мне, други, синтез FPGA - это действительно искусство черной магии, или я просто такой невезучий?

Повышенная солнечная активность.

Но таки выловил глючные цепочки в своем ДНК.

Говорят, что глючные цепочки образуются при повышенном радиоактивном фоне. Дозиметром дачу обследовал?

[lvd]

Скажите мне, други, синтез FPGA - это действительно искусство черной магии, или я просто такой невезучий?

Много слёз, никакой конкретики. Пожалеть тебя предложил? Не жалко что-то

PS: код неоптимальный. Должно быть так:

Code: Select all

  di
   inc a
   and 7
   out (fe),a
   jr $-5

[KOE]

никакой конкретики.

Ну вот те конкретика:
1. В связи с нехваткой ног фпга (оставалось 2 свободных), пришлось делать заливку памяти и всего остального от контроллера по i2c. Написал на вхдл слейв-ресивер, долго искал в нем несуществующие глюки. Нашел баг случайно - касаюсь осциллом сигналов sda, scl - все начинает работать. Озарение тут же пришло - у i2c открытый сток с подтягивающими резисторами, фронты, следовательно, плохие, fpga шустрая, счетчик иногда лишний раз считал и сбивался.
2. T80 нормально компиляется только при определенных настройках компилера.
3. Шины памяти нормально фитятся, только если отключить принудительно автоматическую оптимизацию и растасовку регистров, иначе сокраить цикл до 10 нс не получается (хотя оно и не особо надо, но сильно хотелось, чисто ради крутости)

PS: код неоптимальный. Должно быть так:

Мне было пофиг на оптимальность, лишь бы моргал бордюром.

[KOE]

Говорят, что глючные цепочки образуются при повышенном радиоактивном фоне. Дозиметром дачу обследовал?

Нет, но одна из соседок, когда я завез машину песка для строительных целей, тоже спросила, не обмерял ли я его дозиметром.

Я вот задумался... Если его песок из Электростали, то там завод есть, который стержни для реакторов атомных электростанций делает.

[lvd]

Озарение тут же пришло - у i2c открытый сток с подтягивающими резисторами, фронты, следовательно, плохие, fpga шустрая, счетчик иногда лишний раз считал и сбивался.

Иногда лучше жевать... В смысле софт-ы2ц юзать. При 1 мастере ОК на клоке теряет смысл и даже вреден.

2. T80 нормально компиляется только при определенных настройках компилера.

Пападробние.

3. Шины памяти нормально фитятся, только если отключить принудительно автоматическую оптимизацию и растасовку регистров, иначе сокраить цикл до 10 нс не получается (хотя оно и не особо надо, но сильно хотелось, чисто ради крутости)

А какжэ fast output - fast input reg? Кстате, фотко работающего рейджа последней части есь? К вопросу об мультиколорах.

[KOE]

Иногда лучше жевать... В смысле софт-ы2ц юзать. При 1 мастере ОК на клоке теряет смысл и даже вреден.

Звеняйте, тогда это будет уже не i2c.
Ну да ну да, сам же писал, что ногодержество есть ламеризм. К тому же имея аппаратный i2c нафиг мне тратить время процессора, чтоб заниматься ногодержеством, у мну все по прерываниям из буфера заливается.

Пападробние.

А ты тоже повозись пару дней, тогда и узнаешь пападробнее.

Кстате, фотко работающего рейджа последней части есь? К вопросу об мультиколорах.

Rage не грузится по 3d13. Могу сделать фотку EYEACHE.

[lvd]

Звеняйте, тогда это будет уже не i2c. Ну да ну да, сам же писал, что ногодержество есть ламеризм. К тому же имея аппаратный i2c нафиг мне тратить время процессора, чтоб заниматься ногодержеством, у мну все по прерываниям из буфера заливается.

Есть мнение, что ы2ц софтовый получается проще, короче и понятней, чем аппаратный. Хотя если нужно по прерываниям, то да.

А ты тоже повозись пару дней, тогда и узнаешь пападробнее.

С чем возился - всё робило ОК (моделсим и ДЕ1). С учётом кривых циклов, конечно же.

Rage не грузится по 3d13. Могу сделать фотку EYEACHE.

с аейком не знаком близко. Перед цц познакомлюсь )

[KOE]

С чем возился - всё робило ОК (моделсим и ДЕ1). С учётом кривых циклов, конечно же.

У меня глюки исчезли только после отключения автоматической трассировки массивов в память FPGA и отключения автотрассировки мультиплексоров. С кривыми циклами (фазы сигналов относительно clk и положение rd/wr относительно mreq/iorq и непредсказуемый rfsh) я уже смирился, просто адаптировал по них проект и все.

[KOE]

Вот еще про синтез FPGA. Если вам вдруг станет грустно и тоскливо, почитайте это http://говнофорум/showthread.php?t=9342&page=27
И настроение ваше сразу поднимется, волосы станум мягкими и шелковистыми, зубы белыми и блестящими, перхоть исчезнет, изо рта будет приятно пахнуть и т.д.

[lvd]

автоматической трассировки массивов в память FPGA и отключения автотрассировки мультиплексоров.

У тебя что, русская версия квакуса?