Pentagon-1024sl2.2 (Теперь здесь)

[lvd]

Когда сделаешь анальную часть как надо - тогда слюни и пускай. А так не считается.

Тебе пряников расхотелось? Или где?

[KOE]

Тебе пряников расхотелось? Или где?

Тут не в прянегах дело. Мой экземпляр НГС идельно работает с приведенной мной схемой. Вот щас прям mp3 играет. Но опер там lmc6482. Поскольку у меня нет пробоем - то я не могу с ними бороться. Дай мне неисправный НГС - тогда будет предмет для разбирательства.

Кстати, што там с цц решили? Будет там нгс?

[CHRV]

вывод, увы, неправильный.

Повторяю для тех кто не умеет читать:
"ЛИЧНО Я для СЕБЯ сделал вывод"

[KOE]

Повторяю для тех кто не умеет читать:

Правильность вывода не зависит от того, умеет koe читать или нет.

[CHRV]

Я хочу акцентировать внимание что не нуждаюсь в комментарии правилен или нет вывод, а акцентировать внимание на то что использование EPM7 и EPM3 недостаточно с МОЕЙ ТОЧКИ ЗРЕНИЯ для обеспечения нормального безперебойного функционирования СЛОЖНОГО устройства ТРЕБУЮЩЕГО СИНХРОНИЗАЦИИ узлов. И тем более для модификации ЛОГИЧЕСКИХ функций БЕЗ ОТЛАДКИ на наличие гонок.

Проще говоря что использование матриц малой емкости не гарантирует точной повторяемости сложного устройства в следующих случаях:
- при использовании матриц с меньшей (большей) задержкой элемента;
- при использовании матриц с другой структурой элемента.

[lvd]

Добавлю, что в ЦПЛД ячеек мало, зато они сложные лог. ф-ции делают. А в синхронностях наоборот, нужно много ячеек-триггеров. Потому в цплд синхронности наводить - накладно.

У меня в турбе моей всё, кстати, синхронно, кроме 1 элемента (вывод на мухи адресов проц-ВК). Он сделан латчем. В 7064 влезает с запасом.

[KOE]

для обеспечения нормального безперебойного функционирования

Для безперебойного функционирования батарейки нужны, а не ацегсы.

ТРЕБУЮЩЕГО СИНХРОНИЗАЦИИ узлов.

ЛОГИЧЕСКИХ функций БЕЗ ОТЛАДКИ на наличие гонок.

Два утверждения друг другу противоречат. В синхронных устройствах гонки отсутствуют (совсем).

не гарантирует точной повторяемости сложного устройства в следующих случаях: - при использовании матриц с меньшей (большей) задержкой элемента;

- при использовании матриц с другой структурой элемента.

Гон 100%.
Если синхронное устройство синтезируется с vhdl (или даже не важно откуда), то единственное требование - чтобы сумарные задержки сигналов в узлах были меньше половины периода (лучше - четверти) основного клока. Информация соответсвтующая берется, как не странно, из документации. Т.е. если chrv думает, что он умнее всех и хочет поставить китайскую поделку под атмел вместо оригинального девайса от альтеры, даже не читая документации, то он естественно приходит к результату, что cpld == маздай, надо ставить фпга, да покруче.

[lvd]

Если синхронное устройство синтезируется с vhdl (или даже не важно откуда), то единственное требование - чтобы сумарные задержки сигналов в узлах были меньше половины периода (лучше - четверти) основного клока.

А может сразу восьмушка периода? Если по одному и тому же фронту, то времени на распространение ровно период, минус Tco и Tsu выходного и входного триггеров.

У тебя в проекте на 7128 хоть один констрейн есть? Ну кроме установки клоков по входам? Нету? Значит нефиг тут. Кривая прошивка, на 7128 случайно работает (или же методом тыка до рабочести доведена).

[KOE]

Значит нефиг тут. Кривая прошивка, на 7128 случайно работает (или же методом тыка до рабочести доведена).

Сделай прямую. Никто тебе не запрещает. Все, млять, такие умные собрались, а как самому что-то сделать - так хрен.

[CHRV]

Я "не умнее всех" в отличие от тебя