Разводка офигенно громоздких плат (Автороутер выбираем)

[deathsoft]

У меня почти все, что только можно, синхрится от одного клока, он же выход PLL.

Что и на вход клока Т80 100Мгц с плл идет? Явно на вход Т80 клок идет деленый, Т80 больше 56МГц на циклоне не работает.

[lvd]

там некоторые сигналы вообще сдвинуты относительно клока.

Вообще-то там все сигналы по клоку. По спаду или по фронту.
А на 24 мгц задержка от спада или фронта достигает почти такта =))))

[deathsoft]

По спаду или по фронту.

Вот именно что по спаду или по фронту, а когда по клоку то только фронт юзается, ну и ахтунг задержки больше чем в пол клока - это пиздец.

[KOE]

Что и на вход клока Т80 100Мгц с плл идет? Явно на вход Т80 клок идет деленый, Т80 больше 56МГц на циклоне не работает.

Ну естественно, деленный. Обычным синхронным счетчиком, тактируемым от 100 МГц.

[KOE]

А на 24 мгц задержка от спада или фронта достигает почти такта

ну это симулятор показывает, на деле обычно меньше.

[deathsoft]

Ну естественно, деленный. Обычным синхронным счетчиком, тактируемым от 100 МГц.

Ну - это неправильно, ибо у тебя и 100Мгц в схеме используется и деленый клок для проца, а фазы их сдвинуты, а надо было все клоки брять только с выхода счетчика, там бы все фазы были одинаковые.

[lvd]

Вот именно что по спаду или по фронту, а когда по клоку то только фронт юзается

Ага, а хулинксы и не знают, и делают триггеры, которые по обоим клокам работают. ))))

[lvd]

ну это симулятор показывает, на деле обычно меньше.

Это я про настоящий реальный z80 в нгс сказал, если что
В нутрях фпга за всеми задержками следит онолезатор и если чо - ругаеццо, так что мну это нииппёт

[lvd]

Ну - это неправильно, ибо у тебя и 100Мгц в схеме используется и деленый клок для проца, а фазы их сдвинуты, а надо было все клоки брять только с выхода счетчика, там бы все фазы были одинаковые.

Может вылезти проблема с холд-сетап таймами.
Например, из домена 100мгц данные переходят в домен 50мгц, который последнгий генерится из 100 мгц делением пополам на триггере.
Фронт 50 задержан относительно фронта 100, потому может оказаться так, что по фронту 100, который вызывает фронт 50, меняются данные, и этим вызванным фронтом 50 сразу лочатся. А может не оказаться - +1 такт задержки. А может в метастабильность уйти. ХЗ, анализит ли это онолезатор.

[KOE]

Ну - это неправильно, ибо у тебя и 100Мгц в схеме используется и деленый клок для проца, а фазы их сдвинуты, а надо было все клоки брять только с выхода счетчика, там бы все фазы были одинаковые.

Ой как здорово, а вот у меня память должна работать быстрее проца, и синхрить её сигналом с выхода счетчика невозможно. Разве что увелиичть частоту на PLL до 200 МГц и синхрить память с выхода 0-го разряда, но это уже изврат.
Вообще, мне глубоко насрать, что происходит внутри Т80, т.к. данные я из него схватываю гарантированно тогда, когда они уже есть на шине. На сдвинутые фазы кладу большой прибор, т.к. за один цикл работы Z80 на 3.5 МГц по времени может уместиться почти 10 выборок ОЗУ. Момент схватывания данных выбирается по факту наличия сигналов на шине управления Т80, т.е. когда данные уже давно готовы.