zxmak wrote:на первый взгляд, у тебя обращения к памяти четко выровненны
Ну скажи какую последовательность команд подать на процессор, чтобы была перестановка пискселей и атрибутов, я могу на процессор любые команды подать, подключив пзу вместо озу.
Я вот просто по схеме вижу, что если DIS=0, то RAS на выход не пройдет и никаких стробов записи в кэш регистры не будет (DD9.1 можно объединить с DD7.2, будет просто И-НЕ на 4 входа). При DIS=0 на выходах C17, C18 всегда будет 1, независимо ни от каких других сигналов, а запись в ИР23 происходит только по перепаду 0->1.